A9VG电玩部落论坛

 找回密码
 注册
搜索
楼主: homework

问个问题!关于PS3安装Linux的!

[复制链接]
eos

精华
0
帖子
474
威望
0 点
积分
474 点
种子
0 点
注册时间
2004-8-16
最后登录
2014-2-21
发表于 2006-11-19 01:49  ·  陕西 | 显示全部楼层
下面是引用z0406game于2006-11-19 01:44发表的:


太寒冷了。。。。。这个比较好解决拉,Linux真够冤枉的。。。

不过话说,如果XMB和Linux分区不能提供一种共享机制的话,就浪费资源了。
求解决办法
该用户已被禁言

精华
0
帖子
244
威望
0 点
积分
247 点
种子
0 点
注册时间
2006-11-2
最后登录
2020-1-8
发表于 2006-11-19 01:56  ·  北京 | 显示全部楼层
下面是引用eos于2006-11-19 01:49发表的:

求解决办法

如果用的是FC的话,参考一下这个帖子。
http://www.linuxsir.org/bbs/show ... &highlight=ntfs
eos

精华
0
帖子
474
威望
0 点
积分
474 点
种子
0 点
注册时间
2004-8-16
最后登录
2014-2-21
发表于 2006-11-19 01:59  ·  陕西 | 显示全部楼层
下面是引用z0406game于2006-11-19 01:09发表的:


我的意思是解释下PC下256M,512M甚至1G都可以通用的内存接口的原理。
PS3的架构为什么不能设计支持这样的内存槽?
这是内存控制器决定的(inter)系将内存控制器作在了北桥,这种是考虑升级的控制器
PS3由于设计时确定了内存的大小而量身定做控制器被集成在了CELL,所以应该不会支持扩充内存。
不然CELL会更复杂的
该用户已被禁言

精华
0
帖子
244
威望
0 点
积分
247 点
种子
0 点
注册时间
2006-11-2
最后登录
2020-1-8
发表于 2006-11-19 02:03  ·  北京 | 显示全部楼层
下面是引用eos于2006-11-19 01:59发表的:

这是内存控制器决定的(inter)系将内存控制器作在了北桥,这种是考虑升级的控制器
PS3由于设计时确定了内存的大小而量身定做控制器被集成在了CELL,所以应该不会支持扩充内存。
不然CELL会更复杂的

那也就是说每一种内存大小不同的Cell服务器都需要一个不同的Cell?,这个。。。。可能吗?不可能吗?。。。。。。
eos

精华
0
帖子
474
威望
0 点
积分
474 点
种子
0 点
注册时间
2004-8-16
最后登录
2014-2-21
发表于 2006-11-19 02:06  ·  陕西 | 显示全部楼层
PS3的CELL和服务器用的不一样,PS3应该有改动(个人认为是简化版CELL)
该用户已被禁言

精华
0
帖子
244
威望
0 点
积分
247 点
种子
0 点
注册时间
2006-11-2
最后登录
2020-1-8
发表于 2006-11-19 02:16  ·  北京 | 显示全部楼层
下面是引用eos于2006-11-19 02:06发表的:
PS3的CELL和服务器用的不一样,PS3应该有改动(个人认为是简化版CELL)

这个不知道耶。

IBM Cell 服务器上用的Cell的内存控制器是这样的。
1.2.3 Memory Interface Controller
The on-chip Memory Interface Controller (MIC) provides the interface between the EIB and physical
memory. It supports one or two Rambus Extreme Data Rate (XDR) memory interfaces, which
together support between 64 MB and 64 GB of XDR DRAM memory.
Memory accesses on each interface are 1 to 8, 16, 32, 64, or 128 bytes, with coherent memoryordering.
Up to 64 reads and 64 writes can be queued. The resource-allocation token manager
provides feedback about queue levels.
The MIC has multiple software-controlled modes, including fast-path mode (for improved latency
when command queues are empty), high-priority read (for prioritizing SPE reads in front of all
other reads), early read (for starting a read before a previous write completes), speculative read,
and slow mode (for power management). The MIC implements a closed-page controller (bank
rows are closed after being read, written, or refreshed), memory initialization, and memory scrubbing.
The XDR DRAM memory is ECC-protected, with multi-bit error detection and optional single-bit
error correction. It also supports write-masking, initial and periodic timing calibration, dynamic
width control, sub-page activation, dynamic clock gating, and 4, 8, or 16 banks.

精华
0
帖子
125
威望
0 点
积分
125 点
种子
0 点
注册时间
2006-9-15
最后登录
2008-10-5
 楼主| 发表于 2006-11-19 11:44  ·  上海 | 显示全部楼层
Vista 可以用 闪存 当内存用
不知真假
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|手机版|A9VG电玩部落 川公网安备 51019002005286号

GMT+8, 2024-11-24 00:28 , Processed in 0.158720 second(s), 12 queries , Redis On.

Powered by Discuz! X3.4

Copyright © 2001-2020, Tencent Cloud.

返回顶部