某鱼发现一个 号称最强的gbsc？

雷之一闪

专门玩PS2，买了一个，效果比tink2x要好些。

该用户已被禁言

Lumi-Kumi 发表于 2022-07-06 13:47




这个功能需要什么很牛逼的技术吗？
加个HDMI转VGA适配器就能让你觉得很牛逼？
还有S端子和A V输入且不说我觉得它肯定用的别人现成的产品来改进去
而且现在国产宏晶的MS1824方案这么多
他牛逼就用FPGA写个全新的倍线器出来我就承认他牛逼

外置转换器 高解转低解 是损失像素点作为代价，因为外置转换器拿不到显卡显存里面的图像buffer数据，只能删减线数和Hsync点数来达到低解。

显卡低解240p，是点对点低解，显卡原生的240p buffer也是质量最好的低解。

该用户已被禁言

我只用480i转240p，感觉还不错，没你们宣传的那么差

Lumi-Kumi

USBJamma 发表于 2022-7-6 17:52
外置转换器 高解转低解 是损失像素点作为代价，因为外置转换器拿不到显卡显存里面的图像buffer数据，只能 ...

驴唇不对马嘴 你完全不知道我在说什么谢谢

该用户已被禁言

Lumi-Kumi 发表于 2022-07-07 00:00


驴唇不对马嘴 你完全不知道我在说什么谢谢

我知道你在说什么，但是我想说的是，外置转换器高转低的缺点也是显而易见的。如果低转高，有ASIC和开源的类似OSSC之类的。FPGA并不是什么高大上的东西，看写Verilog的人的水平，写的一般的话，并不比ASIC性能好。要知道ASIC前期也是相关领域的芯片设计专家在FPGA上验证通过才流片的。

该用户已被禁言

Lumi-Kumi 发表于 2022-07-06 13:47




这个功能需要什么很牛逼的技术吗？
加个HDMI转VGA适配器就能让你觉得很牛逼？
还有S端子和A V输入且不说我觉得它肯定用的别人现成的产品来改进去
而且现在国产宏晶的MS1824方案这么多
他牛逼就用FPGA写个全新的倍线器出来我就承认他牛逼

会写FPGA并不代表牛逼，要看最终效果是否超越同类ASIC。
ASIC在流片前也是相关领域芯片专家们在FPGA上设计的。
不要认为用FPGA实现就是最牛逼的。要看实现后的性能，以及写verilog代码的人的水平。

该用户已被禁言

Lumi-Kumi 发表于 2022-7-6 13:47
这个功能需要什么很牛逼的技术吗？
加个HDMI转VGA适配器就能让你觉得很牛逼？
还有S端子和A V输入且不说 ...

如果用FPGA实现转换器，首先要做的是把模拟视频信号转化为数字信号，然后FPGA的io口连接数字RGB信号，比如RGB888和同步信号作为输入，然后通过检测行场频率或者PixelClock来判断输入的是何种视频规格，然后捕获视频数据到SDRAM输入buffer作为帧缓存，然后对这个帧进行缩小或者放大处理。
如果是缩小，也就是高解转低解，就需要使用一定的视频处理算法对图像帧进行数据丢弃，同时还能最大限度保留画质，但是肯定不是原画了。这一点和我最开始回复的，外置低解转换器例如HDMI转s端子，转av这种相对应，是有损低解，而显卡低解是无损低解，因为显卡持有240p的显存buffer，是点对点的。

如果是放大，也就是倍线器该做的事儿，2x，4x，8x等，除了复制行像素数量为原来的2/4/8或者更多倍，行的数量也需要复制2/4/8或者更多倍，这时候就是倍线了。比如输入320*240p@60Hz PixelClock是12.5875Mhz，2x倍线后就是640*480p@60hz了，这时候PixelClock就是标准VGA480p的25.175Mhz了。这个操作其实就是行场同步信号时序转换，像素2x 行同步操作就是每两个hsync时钟使用同一个像素，线数2x操作就是每两行使用同一行的像素数据。2x倍线，其实是4x了原来的画面，因为像素2x了，行也2x了，所以是4x画面了。核心之处就是对视频同步时序的精确到时钟周期的精确把控，把每一个像素在行场同步的控制下显示到这个分辨率对应的位置。

处理完成后，放置转换后的帧数据到SDRAM的输出buffer区，配合新生成的行场同步时序，这时转化为了新的视频规格，再通过视频DAC把数字信号转化为模拟视频RGB和同步信号作为输出。

我曾经使用MCU，使用定时器精确控制HV时序，使用8个io输出RGB332，然后通过电阻网络合成模拟RGB输出，配合我用定时器生成的640*480p的HV时序，也实现了256色的VGA 480p输出，并且应用于工控产品。

所以，我想表达的是，低分辨率倍线，不会丢失视频精度。

但是类似HDMI，VGA转 s端子，RGBS这种低解信号，由于输入的是高解信号，强制把行场同步降低为低解信号的行场同步标准，那么必然损失画质作为代价。

显卡低解持有240p 的视频buffer和与之对应的行场同步时序，不需要做丢弃数据算法处理，所以是无损低解，点对点低解。

该用户已被禁言

Lumi-Kumi 发表于 2022-7-6 13:47
这个功能需要什么很牛逼的技术吗？
加个HDMI转VGA适配器就能让你觉得很牛逼？
还有S端子和A V输入且不说 ...

如果用FPGA实现转换器，首先要做的是把模拟视频信号转化为数字信号，然后FPGA的io口连接数字RGB信号，比如RGB888和同步信号作为输入，然后通过检测行场频率或者PixelClock来判断输入的是何种视频规格，然后捕获视频数据到SDRAM输入buffer作为帧缓存，然后对这个帧进行缩小或者放大处理。
如果是缩小，也就是高解转低解，就需要使用一定的视频处理算法对图像帧进行数据丢弃，同时还能最大限度保留画质，但是肯定不是原画了。这一点和我最开始回复的，外置低解转换器例如HDMI转s端子，转av这种相对应，是有损低解，而显卡低解是无损低解，因为显卡持有240p的显存buffer，是点对点的。

如果是放大，也就是倍线器该做的事儿，2x，4x，8x等，除了复制行像素数量为原来的2/4/8或者更多倍，行的数量也需要复制2/4/8或者更多倍，这时候就是倍线了。比如输入320*240p@60Hz PixelClock是12.5875Mhz，2x倍线后就是640*480p@60hz了，这时候PixelClock就是标准VGA480p的25.175Mhz了。这个操作其实就是行场同步信号时序转换，像素2x 行同步操作就是每两个hsync时钟使用同一个像素，线数2x操作就是每两行使用同一行的像素数据。2x倍线，其实是4x了原来的画面，因为像素2x了，行也2x了，所以是4x画面了。核心之处就是对视频同步时序的精确到时钟周期的精确把控，把每一个像素在行场同步的控制下显示到这个分辨率对应的位置。

处理完成后，放置转换后的帧数据到SDRAM的输出buffer区，配合新生成的行场同步时序，这时转化为了新的视频规格，再通过视频DAC把数字信号转化为模拟视频RGB和同步信号作为输出。

我曾经使用MCU，使用定时器精确控制HV时序，使用8个io输出RGB332，然后通过电阻网络合成模拟RGB输出，配合我用定时器生成的640*480p的HV时序，也实现了256色的VGA 480p输出，并且应用于工控产品。

所以，我想表达的是，低分辨率倍线，不会丢失视频精度。

但是类似HDMI，VGA转 s端子，RGBS这种低解信号，由于输入的是高解信号，强制把行场同步降低为低解信号的行场同步标准，那么必然损失画质作为代价。

显卡低解持有240p 的视频buffer和与之对应的行场同步时序，不需要做丢弃数据算法处理，所以是无损低解，点对点低解。

以下是我实现的320*240p 倍线成640*480p的效果：

该用户已被禁言

Lumi-Kumi 发表于 2022-07-06 13:47




这个功能需要什么很牛逼的技术吗？
加个HDMI转VGA适配器就能让你觉得很牛逼？
还有S端子和A V输入且不说我觉得它肯定用的别人现成的产品来改进去
而且现在国产宏晶的MS1824方案这么多
他牛逼就用FPGA写个全新的倍线器出来我就承认他牛逼

有道理。现成ASIC方案，低转高，高转低，一大把。

Lumi-Kumi

USBJamma 发表于 2022-7-7 03:00
如果用FPGA实现转换器，首先要做的是把模拟视频信号转化为数字信号，然后FPGA的io口连接数字RGB信号，比 ...

我对GBS control的Downscale功能完全不感兴趣
首先我不会用什么大屁股来玩PS3，PS4，PS5游戏 做这种吃饱了撑着的事情
然后Downscale必然会有画面丢失 我不知道存在的意义是什么..

倍线器需要处理的是最大的问题是同步信号的转换
所以所有倍线器都有独立的时钟(晶振)
每帧画面按照正确的帧/时间导入到帧缓存中
然后再倍线填充输出这个需要看FPGA或者处理器的填充效率
现在在Altera Cyclone IV的极限处理能力下最大也就可以达到5倍的像素填充
也就是现在的Retro Tink5X
我觉得原作者肯定有利用到OSSC的开源方案
因为它是闭源的所以现在暂时无从得知
当然了两者在使用相同FPGA的情况下Retro Tink5X能做到如此程度这个的确是令人佩服
就连OSSC的原作者也感到惊叹
2种动态去交错 分辨率切换0延迟 以及更多的针对某个平台或是某个游戏的Perfect Pixel设置还有倍线器未来的目标之一那就是CRT成像方式的模拟
我们需要的是这些
现在GBS control在输出延迟方面以及色准还有锐利度(需要原生数字信号输出)方面还不行而且分辨率切换也不是0延迟仅仅只是比OSSC好些而已