- 精华
- 0
- 帖子
- 306
- 威望
- 0 点
- 积分
- 319 点
- 种子
- 5 点
- 注册时间
- 2007-10-18
- 最后登录
- 2020-3-23
|
发表于 2018-8-15 14:53 · 四川
|
显示全部楼层
luster 发表于 2018-8-14 08:18 
同理有人说光纤和电源线也会影响音质
耳朵可以听出水电火电风电
影响音质那是真的,和视频不同,音频有时钟抖动jitter这个概念。好的电源和音频线会极大降低jitter,所以音质会好不少。
视频没差别那是真的,但是音频也是真有差别。
数字音频的基本原理就是把连续的模拟信号在离散的时间点上进行采样(Sampling),进而形成数字化的信息。时间是信号数字化的最重要的因素之一,采样和重放的时间准确度在很大程度上决定了模拟-数字转换(ADC)以及数字-模拟转换(DAC)的质量。
Jitter的影响
Jitter制造出数字音频信号的失真。一个简单的固定频率正弦波jitter(频率是Fj)会在一个正弦波音频信号(频率是Fa)中加入两个失真信号,其频率分别是Fa-Fj和 Fa+Fj。
Jitter的大小
究竟多少Jitter才是我们能接受的呢?在上述的单频jitter模型中,jitter造成的失真大小为:
Rj=20log((3.1416*J*Fa)/2)
其中J是jitter的大小,单位是秒,Fa是音频信号的频率,计算出的Rj就是失真信号的分贝(db)。可以看出,音频信号的频率越高,jitter越大,则失真就越大,这就是jitter总会首先影响高频音质的原因。
例如一个20khz的音频信号,在1000ps的单频jitter作用下,失真的大小为:
Rj=20log((3.1416*J*Fa)/2)= 20log((3.1416*1000*10-12*20000)/2)= -90db.
请注意,这只是一个理想的单频jitter,如果是广谱的随机jitter或者与信号相关的jitter,失真还要更严重。
CD使用16bits/44.1k的PCM数字音频格式,1个LSB的分辨率是-96db,如果要求在20khz的时候jitter造成的失真不大于一个LSB,那么jitter造成的失真不能高于-96db,单频的jitter不能大于500ps。
如果是一个24bits的PCM数字音频格式,1个LSB的分辨率是-144db,如果要求在20khz的时候jitter造成的失真不大于一个LSB,那么jitter造成的失真不能高于-144db,单频的jitter不能大于1ps,如果把要求放宽到21bits的分辨率,jitter造成的失真不能高于-126db,要求jitter也不能大于7.9ps。这可以说是一个非常高的要求。
Jitter的产生
Jitter的产生原因比较多,大概可以分为4类。
第一类,时钟振荡器本身的有jitter。这是石英晶体振荡器所固有的。
第二类jitter是传输中产生的jitter。SPDIF或者AES-EBU这种数码音频格式没有使用单独的时钟通道来传递时钟信号,而是使用了自同步的双相位标志编码(biphase - mark - code )。时钟信号混在数据信号中传递,接受者(***)必须从数据中恢复出时钟。由于在传输过程中,不同的数据的延迟有所不同,就造成了相当大的jitter。***如果直接使用接收芯片从数据中恢复出的时钟虽然可以,但是达不到很好的效果。所以有必要进行精确的时钟恢复(clock recovery)。
第三类jitter是电路中的其它因素导致的jitter。例如射频/电磁干扰,震动,电源干扰等等。例如,如果数据接收处理和时钟部分的电源退耦不良,音频的数据内容就可能会干扰时钟,形成前文所述的“与音乐信号相关的jitter”。所以音频设备的屏蔽,布线,电源等方面是非常重要的。时钟电路的电源必须高度稳定,噪音很小,速度快,尽量不与其它器件混用,才能生成jitter尽可能小的时钟信号。
第四类jitter,就是介质读取过程中发生的jitter,主要由CD转盘或硬盘读取数据的不稳定性造成。这类jitter也可以视作是一种传输jitter,可以通过时钟恢复进行消除。
Jitter的消除
Jitter的消除是个很复杂的问题。前文所述的第一类jitter由于器件的限制,是无法消除的。第三类jitter可以由周边电路设计的改进和屏蔽来减小和消除。下文只重点描述第二类和第四类jitter的消除。为了方便起见,下文将其统称为jitter。
对于单体的CD机,传输jitter是很小的,但是由于单体CD机在电源,机壳屏蔽等方面的限制,可能会造成转盘部分对DAC部分的干扰。也许是考虑到了这一点,一般厂商的顶级型号还是会采用转盘+DAC的模式。
转盘+DAC这种组合,可以采用很多的辅助方法来消除jitter,比较常见是使用字时钟同步(Wordclock)的方法。Wordclock在专业音频领域应用非常广泛,主要是解决不同设备之间的同步问题。家用领域中,为数不多的DCS,Esoteric等品牌的转盘+***可以支持Wordclock,DAC作为Wordclock发生器,转盘作为Wordclock接收器。需要注意的是,如果使用DAC之外的外部时钟发生器产生Wordclock信号来同步DAC和转盘是一种存在争议的做法。因为DAC使用来自外部的时钟,就必然引入这个Wordclock时钟信号在传输,接收中带来的jitter。如果DAC内部的时钟已经非常好的话,有可能反而会增加DAC的jitter。其它还有一些类似的方法,总的思想就是将主时钟源放在DAC,由DAC的时钟去控制转盘。这些辅助方法很好,但是并不是一个普遍适用的方法,因为绝大多数的转盘不支持Wordclock或其它的时钟输入,或者消费者不愿意使用同一个厂家的转盘+***。
那么DAC如何仅仅通过SPDIF或AES的数码输入,来实现精确的时钟恢复或再造呢?目前我知道比较有代表性的的方法有4种:PLL,ASRC,DDS,FIFO完全隔离。
锁相环(PLL)方法的是最常用的时钟恢复方法,无论是普通的模拟PLL还是数字PLL,基本原理都是利用一个反馈环和一个可变频率的振荡器来跟踪输入的时钟,输出一个更加稳定纯净的时钟信号。
PLL的VCO一般使用压控晶振VCXO来实现。PLL的环路,尤其是滤波器设计是关键所在,滤波器会滤掉输入时钟中的高频jitter,但是滤波器设计得截至频率太低又不能有效地锁定输入信号。所以很多高级的机器都采用两个PLL串联,来获得更低的jitter。但是PLL本身就会带来一定的jitter,当设计不良时更甚。所以PLL在消除jitter方面效果是有限的。
ASRC(Asynchronous Sample Rate Converter-异步采样频率转换器),通过对输入的数据重新采样,实现采样频率的转换(升频),同时能够有效地消除输入时钟里的jitter。
ASRC的基本原理就是使用本地时钟源的参考时钟输入,对输入的信号数据进行重新采样(resampling),由于采样所使用的时钟是低jitter的本地时钟源,就实现了对外部时钟的隔离,避免来自外部的jitter影响输出时钟。AD和TI目前都生产一些高性能的ASRC芯片。象以低jitter闻名的Bechmark DAC-1就是使用了ASRC技术。
DDS最大的优点,就是可以实现高稳定性的信号和高度灵活的频率变化,其输出波形的jitter接近于参考时钟源,而频率变化的刻度可以精确到10的负3次方HZ。AD公司的AD9852 DDS芯片,在40Mhz时钟输出时,jitter仅为12ps。
通过DDS技术和先进先出缓冲器FIFO,就可以实现高性能的时钟恢复。
数据首先进入异步FIFO,通过接收芯片恢复出写时钟,然后由DDS生成读时钟,从FIFO中读取。FIFO的指针信息定期控制DDS的频率。这种结构可以在很大程度上隔绝内外时钟的耦合,有效地把DDS频率控制器作用频率以上的jitter过滤掉。目前在专业领域,包括ApogeeDigital 的AD16X,DA16X,Bigben等设备使用了基于DDS的时钟系统,获得了相当多的好评。
本地的时钟源采用OCXO的固定频率晶振,使用直接分频的方式生成解码所需的字时钟和位时钟。用74HC系列的低速逻辑器件进行分频的确会引入比OCXO还大的jitter,所以可以考虑使用AD95xx的超高速(1.6Ghz)专用时钟分配器芯片来进行分频(需要级联)。这样的分频器引入的jitter不会超过1ps。
FIFO完全隔离的方案可以实现时钟额度完全隔离,并且不会对信号造成失真。但是它的局限性在于无法接受来自外部的同步信号,只能作为master工作。这对于家用的HIFI***不是问题,如果用在专业领域是会有一定限制。此外,如果同时要支持44.1K和48K倍频的采样频率,需要两个OCXO,成本也是高昂的。 |
|