[业界]Square Enix：日本廠商的技術不比歐美差

fatel

何必以己之短击人之长呢。

该用户已被禁言

下面是引用spikespiegel于2008-04-22 13:11发表的Re:Re:Re:Re:Re:Re:[業界]Square Enix：日本廠商的技術不比歐美差:

你不懂电脑硬件,没有一点基础就别拿技术说事,知道某3销量烂就想从机能上找到点平衡,我告诉你,没那可能!
CELL究竟是个什么东西你根本连0.1%都不知道,你懂什么是总线技术 流水线技术 超标量技术吗???P都不懂就来谈硬件,你还是就XXXX去吧,不想骂你.......

你到网上搜一篇叫做文章(别顾名思义又想当然以为CELL是多核心,你们SF的肤浅我可领略过不少,文章中自有说明),如果能看懂了,再到这来放P,不然我看见你都sick. [s:244]

說了那麼多我知道你懂個毛而已﹐我已經把技術文章發上來了﹐為什麼你叫我去找你不去看看我那些連接。(别顾名思义又想当然以为CELL不是多核心,你们RF的肤浅我可领略过不少,文章中自有说明),如果能看懂了,再到这来放P,不然我看见你都sick. [s:244]
你說到好像你很懂CELL那樣對嗎﹐請問閣下你開發過什麼PS3游戲﹐對PS3的多核心CELL做過什麼測試﹐你連這些資格都沒就別出來放P批評CELL﹐人家只當你在放P而已。丟人現眼。。懂嗎。

该用户已被禁言

下面是引用spikespiegel於2008-04-22 14:26發表的:

CELL也是美國老的產物,說核心的機器碼層還是用的是X86的指令,日本人在核心技術上始終沒有什麼進步........

CELL是美國老成品，你不懂就不要裝懂了，CELL由三家公司，SONY,TOSHIBA,IBM所共同研發，他的核心技術可以說是前所未有，你不要跟人家講，因為有IBM公司聯合，所以CELL就是美國老成品唷，你簡直不懂裝懂呢。
說核心的機器碼層還是用的是X86的指令

该用户已被禁言

下面是引用spikespiegel于2008-04-22 14:26发表的:

CELL也是美国老的产物,说核心的机器码层还是用的是X86的指令,日本人在核心技术上始终没有什么进步........

所以说，这就好像一个语言。接下来的一切都是这种符号的层次的堆积，新的技术只是旧的技术的堆积。最终决定1/3是0.33333333333还是0.3333333334的，还是靠人的感性认识，那个有中间模糊区域的逻辑方式来决定的。

该用户已被禁言

下面是引用harry888于2008-04-22 21:59发表的Re:Re:Re:Re:Re:Re:Re:[業界]Square Enix：日本廠商的技術不比歐美差:

說了那麼多我知道你懂個毛而已﹐我已經把技術文章發上來了﹐為什麼你叫我去找你不去看看我那些連接。(别顾名思义又想当然以为CELL不是多核心,你们RF的肤浅我可领略过不少,文章中自有说明),如果能看懂了,再到这来放P,不然我看见你都sick. [s:244]
而已﹐你說到好像你很懂CELL那樣對嗎﹐請問閣下你開發過什麼PS3游戲﹐對PS3的多核心CELL做過什麼測試﹐你連這些資格都沒就別出來放P批評CELL﹐人家只當你在放P而已。。。懂嗎。

如果你想认为你懂的***多一点,那你可以先把这篇文章读懂再来发什么技术文章..
其实我倒是没有时间看过C1的文章,这些东西是要建立在了解很多基础的前提之上才来发表见解的,我还有很多东西在学的.....
这是我给你那篇文章里一段话,算了要你全看完也对你是种折磨......我把SPE为什么不能称为一个通用处理器的原因列举出来吧,换给你恐怕找也找不到吧.....
每个SPE是一个功能完整的独立微处理器，但被极度简化了，并且不像PPE那样通用。SPE没有缓存，但每个SPE却拥有256KB的局部存储器（稍后我们将讨论局部存储器和缓存之间的差异）。每个SPE还拥有总共达7个的执行单元，包括一个整数单元，所以SPE能够执行整数运算以及SIMD浮点计算。 SPE是双流程的，也就是说它们最多能够执行2条并行的指令。SPE和PPE两者都采用双流程，引起了对Cell晶体管数量和芯片大小的关注，因为增加流程宽度直接关系到这两个关键的项目。
SPE没有分支预报器，意味着它们完全依靠软件分支预报。编译器有方法能够消除分支，而SPE构架非常有助于像解开回路这样的事情。任何初级程序员对回路都很熟悉，在那里一行或多行代码被重复，直到满足某个条件为止。那个条件（例如i < 100）的校验通常会导致分支，所以消除那个分支的一个办法是简单地解开回路。如果在一个应该执行100次的回路中有一条语句，那要么可以把它留在回路中并照样执行，要么可以取消回路并简单地复制该语句100次。最终结果是相同的 - 唯一的差别是在一种情况下有分支条件，而另一种情况导致了更多行待执行的代码个SPE配备了256KB的局部存储器，注意，并不是缓存。局部存储器是不会自行工作的。如果想要在其中存放点什么的话，需要发给SPE一条存储指令。缓存是自动起作用的；它使用与硬件紧密联系的算法来对它应该存储什么做出合理的推测。SPE的局部存储器大小与缓存相仿，但却像主存一样工作。另一个重要的方面是局部存储器是基于SRAM的，而不是基于DRAM的，所以就获得了与缓存类似的访问时间（对于SPE是6个周期），而不是主存访问时间（也就是上百个周期）。
那么重点是什么呢？虽然没有缓存，但引入了延时非常低的局部存储器，所以每个SPE有效地拥有了可控制，可预知的内存延时。这意味着一个聪明的开发者或巧妙的编译器能够为每个SPE极其精确地安排指令的时间。编译器会准确地知道，来自局部存储器的数据何时将准备好，从而能够围绕内存延时确定指令和操作的时间，就像无序微处理器那么好，但却没有附加的硬件复杂性。如果SPE需要存储在跟 Cell相连的主存中的数据，那么延时是可以预知的，这还是因为没有了缓存，不必担心事情会搞乱。
把 SPE做成有序核心对于它们的任务来说是很有意义的。然而，PPE做成有序则更多是受到空间/复杂性的限制。虽然SPE处理了更多指定的任务，但PPE在 Cell中的任务是处理所有的通用任务，那些在SPE的阵列上执行得并不理想。这个方法具有的问题是，为了像一个性能相对可靠的通用处理器那样运行，它需要缓存 - 而我们已经说明了缓存可能会怎样拖累有序核心了。如果Cell构架有薄弱环节的话，那就是PPE了，但要再次指出，Cell不是面向通用计算的，尽管有人可能会这样颠倒来用。
有序PPE的不利方面在于通过把核心做成只有2个流程而尽可能多地简化了，就是说它最多只能并行执行两个操作。不过，对有序低效率设计的执行潜力损失在某种意义下被最小化了了，至少没有许多晶体管被浪费在把PPE做成非常宽大的芯片上。一个好的编译器应该能够确保那两个流程端口被尽可能频繁地占用，即使微处理器是有序的也一样。PPE还能够一次处理两个线程，这也有意掩盖了有序核心对于通用代码的无能.

这段话请你先看懂了再来套用我的句式..................我实际上批评CELL也就是检验你到底懂不懂的一个梗.........实际上我也知道你们最终不会看懂的,所以我也懒的反驳你们对于批评CELL的指责,不管我怎么回答都是没有用的,因为我只能不停的向象你这样的人花费我的时间解释更多你需要懂的东西,况且你根本不用知道我是不是什么工程师之类的人,只要是对的谁说出来都一样.....

ovelia

cell用的是powerpc指令集吧？@@

该用户已被禁言

话再说回来,在这说这些简直是矛盾的事情,呵呵~~~~~
就象我喜欢MGS4但是有很多人因为我喜欢XO而想当然毫无保留说我自抽一样,我压根没打算跟你这种人解释为什么喜欢XO而有偏爱MGS4,解释了我也小白了,因为我选错了人说这些

该用户已被禁言

下面是引用ovelia于2008-04-22 22:43发表的:
cell用的是powerpc指令集吧？@@

X86指令....

该用户已被禁言

下面是引用raiya于2008-04-22 22:10发表的:

所以说，这就好像一个语言。接下来的一切都是这种符号的层次的堆积，新的技术只是旧的技术的堆积。最终决定1/3是0.33333333333还是0.3333333334的，还是靠人的感性认识，那个有中间模糊区域的逻辑方式来决定的。

我的错误就是什么话题都要转移到硬件上来,然后就是不停的解释,不停的纠正............说了也不见得能听进去.........

该用户已被禁言

下面是引用spikespiegel于2008-04-22 22:44发表的:

X86指令....

連A9裡面的人都點破你了﹐你還是繼續裝吧。。。